築山研究室ホームページでは、現在築山研究室で研究を行っている
SSTA(統計的静的遅延解析)(※)のプログラムを公開しております。
以下のフォームに、お名前とメールアドレスを入力して頂く事で、
ダウンロードページよりプログラムをダウンロードする事ができます。
なお、プログラムの概要につきましては、
ダウンロードしたファイルの中にありますReadme.txtをご覧ください。


また、SSTAのアルゴリズムの詳細に関しましては、下記の論文をご参照下さい。

霜山渉, 築山修治, 高木勇輔,
"パス遅延の相関を考慮した統計的静的遅延解析手法の実装とその評価,"
電子情報通信学会, 和文論文誌A, Vol.J90-A, No.11, pp.826-838, 2007.
IEICE Transactions Online へのリンク


Name(大学名などの所属先もご記入頂ける場合は、名前(所属)のように記入をお願い致します。)

E-Mail Address




※SSTAとは・・・

微細加工技術の進歩により、製造プロセスのばらつきによって生じる回路パラメータのばらつきが平均値に対して相対的に増加すると共に、そのばらつきはチップ間だけでなく、同一チップ内でも大きくなっている。
このようなばらつきに対する従来の設計手法では、全ての最悪コーナーを考慮していたため、マージンの重畳により、タイミング制約の厳しい高性能回路を設計できないという状況も生じている。 このような問題を解決するには、ばらつきを最悪コーナーという定数ではなく、統計量として扱う手法が必要となる。
このような手法の一つとして、静的遅延解析(STA:Statical Static Timing Analysis)に統計的概念を導入した統計的静的遅延解析(統計的STA)がある。