高窪先生，電子情報通信学会論文賞を受賞！ 　本学科教授の高窪 統 先 生が， 電子情報通信学会第57回論文賞を受賞されました． この賞は高窪先生 が共著され，電子情報通信学会に投稿した論文: "Low Voltage OTA Using Two-MOSFET Subtractors between Rails", IEICE Trans. Fundamentals 2000 年2月号掲載に対して送られたものです． 受賞理由には，「アナログ・ディジ タル混載集積回路の開発が盛んになり，ディジタル回路は微細化CMOSテクノロ ジーによって，集積度，速度，電力のスケーリングが進んでいるが，アナログ 回路は逆に微細化によって動作性能の達成が容易ではなくなった．特に低電源 電圧化の流れに対しては，アナログ信号の精度やダイナミックレンジの確保だ けでなく，アナログ回路自体の構築が困難になっている．本論文で提案された 低電圧OTAは，これまでの演算増幅器等で常識的に用いられて来た要素回路， すなわちテール電流回路(定電流回路を不要とし，全体回路の電源・グランド 間を最小限度のMOSトランジスタ2素子で構成し，画期的な低電源圧化を図った． 電源減算回路を用いて入力電圧Vin1 - Vin2 をシフトし，これらの電圧Vin1 - Vc，Vin2 - Vcを電源ミラー回路を共通負荷とする一対の反転増幅回路(インバー タ)に入力すると，入力電圧差Vin1 - Vin2 に比例した電流Ioutが出力できる． この場合，OTAの増幅度であるトランスコンダクタンスgmは入力同 相電圧Vin1+Vin2の影響を受けるが，この依存性を除去するため，さらに電圧 減算回路を組み合わせて電圧シフトを行い，gm 特性が外部電圧Vc のみによって完全に制御されるように工夫している．本論文は低電源電圧の極 限を追求したCMOS構成を提案したものであり，その独創性と有効性は高く評価 され，実用化への期待が大きい」とされています．